本系列文章将分享对不同公司定性定量分析，希望各位雪友积极交流。以下言论仅个人分享，不构成投资建议。
本文是新思科技分析的第三篇，这一篇主要是对新思科技的商业模式及护城河进行分析。
一、行业分析
1、赚的容易
1）ROIC中高水平
首先从投入资本回报率的角度看，新思科技和铿腾电子这类的EDA厂商的日常经营活动投入资本回报率达到了20%以上，将上下游占用扣除情况下的投入资本回报率甚至可以达到60%以上。这意味着该行业的资本回报率比较高，并不属于投入很多但回报很少的行业，行业属于赚得相对容易的生意。
2）能提价
EDA软件的授权价并未标准，都是根据一个厂商一个厂商单独定价的。
虽然EDA软件有永久授权的方式，但设计厂商和晶圆体厂商一般都不会购买永久授权的软件，因为芯片设计厂商和晶圆体厂商为了保持竞争力，需要时时更新支持的EDA软件。一般来说三五年的lisence已经是很长的授权购买方式了。
可以通过软件升级的方式来收取更贵的价格，一般来说越复杂的制程芯片对应的软件授权价格也更高。
3）毛利率，净利率水平
新思科技对应的EDA软件及IP授权行业的毛利率可以达到75%以上，且净利率可以达到15%以上，盈利水平较高。
毛利率高主要是因为产品属于轻资产型产品且规模效应明显，当EDA软件或IP核设计出来之后，多卖一个客户新增加的成本很低。但该行业对研发投入的要求较高（普遍在30%以上），所以净利率整个行业只能做到15%~25%之间。
2、赚得多
行业规模不大，但很集中。
2022年EDA软件全球市场规模为143亿美元，从2012-2022年复合增速8.14%；
整个市场CR3集中度在78%；
--新思科技占比33%；
--铿腾电子占比27%；
--被西门子收购的mentor 占比18%；
3、赚得久
1）EDA软件是连接设计厂商和晶圆厂必不可少的部分；
芯片制造过程是 （a）芯片设计、（b）EDA （c）芯片代工厂们 相互嵌合的生态网。
（1）IC制造厂（如台积电）提供PDK文件给EDA工具厂商（如新思科技）；
（2）EDA工具厂商根据PDK文件设计和更新自己的EDA工具；
（3）IC设计厂（如英伟达）根据EDA工具设计芯片。
PDK 是一组描述半导体工艺细节的 文件，由晶圆代工厂提供，供芯片设计 EDA 工具使用。PDK 一般会包含反映制造工艺基本的元素：晶体管、接触孔，互连线等。
PDK 的内容中也包括设计规 则文件、电学规则文件、版图层次定义文件、SPICE 仿真模型、器件版图和期 间定制参数等。
IC设计厂会在投产前使用晶圆厂的 PDK，确保晶圆厂能够基于自己的设计生产芯片，保证芯片的预期功能和性能。所以，开始采用新的半导体工艺时，首先要做的事就是开发一套 PDK，这是 IC 设计公司用来做物理验证的基石，也是流片成败关键的因素。
对芯片制造厂来说，并没有更多的精力及资源同时和多个EDA厂商对接，尤其 是在新工艺、新制程攻坚中，和有技术实力的、熟悉的EDA厂商合作能大幅降低失 败风险，加快新工艺应用速度。
各大制造厂会有比较熟悉长期合作的EDA公司。
综合来看，新思科技所在的EDA软件行业及IP授权行业的市场规模虽然不大，但集中度很高，且属于赚得容易赚的久的行业。
二、个体产品和服务的差异性
1、能提价
与大多数的软件行业一样，新思科技的产品可以随着功能的更新和增加向客户收取更高的价格，属于能够提价的产品。
例如随着最新的AI技术的发展，新思科技的产品中将会额外新增AI功能，这也为提价做好了产品升级基础。
2、量能升
新思科技EDA软件及IP授权的使用量与下游芯片的生产量及半导体的发展有很大关系。2012-2022年，全球半导体芯片产业规模增速为7.47%，而EDA行业的规模增速为8.14%，EDA行业增速略高于芯片行业增速。
未来随着AI技术的发展，对数据的处理及芯片的需求也会增加，半导体行业从长期来看还有量增空间。
此前阿斯麦对下游芯片使用量进行过预测，可以看出未来芯片市场规模将会维持高个位数的增长。
3、新思科技个体差异性
多：在整个EDA行业中，只有新思科技、铿腾电子及西门子拥有完整的，有总体优势的全流程产品，其他的EDA软件提供商只是在特定领域提供单点工具。从产品的完整性来看，新思科技、铿腾电子和西门子有很大的优势。
好：新思科技、铿腾电子及西门子属于相互互补的状态，三者各有其擅长的领域。此部分在新思科技分析（一）中有详细解释，想要了解的雪友可以查看。
粗略的说，模拟/数模混合芯片设计用cadence平台，数字芯片设计采用synopsys平台，当然实际并非如此绝对，有一定的交叉使用情况。
新思科技的逻辑综合工具DC(Design Compiler)与时序分析工具PT(Prime Time)基本上占据了全球EDA市场。据官方数据显示，在全世界所有芯片设计中，84%的用户使用Design Compiler，65%的用户使用IC Compiler II，90%的用户使用Prime Time。
4、进入门槛
1）供给侧
（1） 与晶圆厂的合作关系
在芯片制造厂早期进行研发时，也要进行软件，简单功能芯片的设计，要设计就得基于eda设计平台支持，这时候Synopsys, Cadence等EDA公司就来送温暖了，他们甚至会免费直接帮你设计多种基础IP, 各种规模的功能IP以扩充制造厂的IP库，IP库越大越全，对客户的吸引力也就越大，双赢；
这样一整，进入投产阶段后，制造厂发给客户的PDK设计包自然也只能支持 Synopsys, Cadence，Mentor的了，其他的EDA替代品，多在兼容性上做功，并且无法提供平台化产品，加上兼容和原生，在时效及使用上都有很大的差异。
（2） 丰富的IP储备
作为早期就进入EDA行业的新思科技而言，拥有丰富的IP资源，在无技术明显突破的情况下，后续的芯片设计师会优先使用这些已经经过反复验证的IP来缩短设计时间，提高效率。
在全球范围内，IP核市场主要被英国ARM(占比40%）、美国新思科技Synopsys(占比 18%)、美国铿腾电子Cadence(占比6%）所占据，这三大企业合计市场份额占比达到65%左右。
2） 需求侧
（1） 转换成本
（i）学习成本
新思科技会通过外展基金会的方式大力支持当地教育，让学生刚开始学习芯片设计时就接触到直接的软件，培养用户习惯。
长期以来，头部EDA厂商均提供了庞大的培训资料 库及各类学习课程，同时还直接与各大高校深度合作，以促进其产品更广泛的使用， 为产业链培养更多熟悉其产品使用的从业者。
如果设计厂商想要更换软件，特别是这种全平台类更换，意味着开发人员需要重新学习熟悉新的操作系统，甚至需要聘请新的开发人员，这可能会导致开发进度延迟，被竞争对手超过的后果。
（ii）流片失败带来的财务损失及进度落后的成本
流片是什么？
芯片进入大规模生产之前，需要进行“试生产”，也就是流片，对完成的设计电路先生产几片、几十片。流片是一个极其昂贵的过程。
一颗芯片从设计到量产，流片属于非常关键的环节。当芯片完全设计出来以后需要按照图纸在晶圆上进行蚀刻，采用什么样的制程工艺，多大尺寸的晶圆，芯片的复杂程度都会影响这颗芯片的流片成功率和成本，而且许多芯片都不是一次就能流片成功的，往往需要进行多次流片才能获得较为理想的效果。
DEA工具的好坏，对于芯片的性能功耗和面积（Performance, Power, Area, PPA）有决定性的影响。同样一段代码，不同的工具会做出截然不同的芯片。
在激烈的竞争环境下，流片失败不单会有财务上的损失，还意味着要重新花时间进行调配，可能导致芯片研发过慢，被竞争对手抢占先机。
3） 规模效应
与大多数的软件行业一样，EDA软件及IP授权具有规模效应，刚开始设计出来的成本高，但是新增加一个用户新增的成本很低。 整个行业研发费用占比超过30%，需要有足够多的客户才能平摊该研发费用。
4） 网络效应
IP授权具有网络效应：IP越丰富的平台越多人用，越多IP供应商会基于这个平台提供IP接口。
芯片设计厂商现IP授权的外包率为60%-70%；也就是说芯片设计厂商使用到了IP，有60%-70%是用的别人的，而不是自己专属的。
首先，新思科技和铿腾电子本身就是第二和第三大的IP提供商，要用他们提供的IP需要购买他们的软件；
其次，很多专门做IP授权的公司在设计IP时用的就是新思科技和铿腾电子的软件，如果想要使用这些公司的IP,也需要使用相同的软件；
在7nm，5nm以下，能够做到所有类型的IP接口都提供的，只有新思科技和铿腾电子的平台，他们的IP接口平台具有网络效应。
5） 政府保护
这对新思科技而言是负影响的因素，美国政府限制新思科技销售14nm以下软件给中国公司，这会在一定程度上影响到新思科技的营收。
综合来看，从新思科技个体来看，是个能提价，量能增，在供给侧、需求侧上具有进入门槛，且产品具有一定的规模效应及网络效应的公司。
以上就是我对新思科技所在行业及个体商业模式的分析，欢迎大家多多交流。